(Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI (c) 2000 Derwent Info Ltd. All rts. reserv. \*\*Image available\*\* 011830033 WPI Acc No: 1998-246943/199822 XRPX Acc No: N98-195633 Simultaneous instruction-execution method of microprocessor - involves copying contents of registration file for main instruction, which starts new instruction execution, to registration file for new instruction via content-batch forwarding unit based on copy request Patent Assignee: NEC CORP (NIDE ) Inventor: TORII S Number of Countries: 002 Number of Patents: 003 Patent Family: Applicat No Kind Date Patent No Kind Date JP 96249272 Α 19960830 199822 B 19980324 JP 10078880 Α 19970725 199930 19990615 us 97900643 Α US 5913059 Α JP 2970553 B2 19991102 JP 96249272 19960830 199951 Priority Applications (No Type Date): JP 96249272 A 19960830 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes 32 G06F-009/46 JP 10078880 A Previous Publ. patent JP 10078880 32 G06F-009/46 JP 2970553 B2 US 5913059 G06F-009/40 Α Abstract (Basic): JP 10078880 A The method involves using several logical program counters as basis for the simultaneous execution of various instructions including e.g. fetch, interpretation. The execution of new instruction is started based on the instruction designated in a single instruction. The contents of the registration file (6a,6b) of the instruction execution point of main instruction, which starts the execution of new instruction, is copied to another registration file (6b) for new instruction via a content-batch forwarding unit (7) based on a copy request. ADVANTAGE - Reduces overhead of parallel processing by efficient inheritance of instruction contents of one registration file to another registration file, thus improving processing speed when performing instruction level parallel processing. Dwg.2/33 Title Terms: SIMULTANEOUS; INSTRUCTION; EXECUTE; METHOD; MICROPROCESSOR; COPY; CONTENT; REGISTER; FILE; MAIN; INSTRUCTION; START; NEW; INSTRUCTION ; EXECUTE; REGISTER; FILE; NEW; INSTRUCTION; CONTENT; BATCH; FORWARDING; UNIT; BASED; COPY; REQUEST Derwent Class: T01 International Patent Class (Main): G06F-009/40; G06F-009/46 International Patent Class (Additional): G06F-009/38; G06F-015/16; G06F-015/177 File Segment: EPI (Item 1 from file: 347) 2/5/2 DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv. \*\*Image available\*\* 05795780

PUB. NO.: 10-078880 A]

PUBLISHED: March 24, 1998 (19980324)

METHOD FOR EXECUTING MULTI-THREAD

December 6, 2000

INVENTOR(s): TORII ATSUSHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

08-249272 [JP 96249272] APPL. NO.: August 30, 1996 (19960830) FILED:

[6] G06F-009/46; G06F-009/38; G06F-015/16 INTL CLASS:

45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units); JAPIO CLASS:

45.4 (INFORMATION PROCESSING -- Computer Applications)

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

#### ABSTRACT

PROBLEM TO BE SOLVED: To reduce the overhead of a parallel processing, and to attain a parallel processing with high performance by allowing a newly generated thread to efficiently succeed the content or a register at the time of operating the parallel processing of a thread level.

SOLUTION: A sled executing means 5a executes a fork instruction, and makes a thread generating request to a thread managing means 4. The thread managing means 4 retrieves a sled executing means 5b in an execution waiting state, and makes a thread activating request to this. At the same time, the sled managing means 4 makes the copy request of a register content from a register file 6a to a register file 6b to a register content batch transferring means 7. The register content batch transferring means 7operates the copy of the register content from the register file 6a to the register file 6b according to this request.

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-78880

(43)公開日 平成10年(1998) 3月24日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	9/46	360		G06F	9/46	360B	
	9/38	370			9/38	370A	
	15/16	4 3 0			15/16	430B	

審査請求 有 請求項の数11 FD (全 32 頁)


(21)出願番号	特願平8-249272	(71)出顧人	000004237	
			日本電気株式会社	
(22)出顧日	平成8年(1996)8月30日		東京都港区芝五丁目7番1号	
		(72)発明者	鳥居 淳	
			東京都港区芝五丁目7番1号	日本電気株
			式会社内	
		(74)代理人	弁理士 境 廣巳	

#### (54) 【発明の名称】 マルチスレッド実行方法

### (57)【要約】

【課題】 スレッドレベルの並列処理を行う際に、新規 生成スレッドに効率的にレジスタの内容を継承させるこ とによって、並列処理のオーパヘッドを削減し、高性能 な並列処理を可能にする。

【解決手段】 スレッド実行手段5aはフォーク命令を実行すると、スレッド管理手段4に対してスレッド生成要求を行う。スレッド管理手段4は実行待ち状態のスレッド実行手段5bを検索し、これに対してスレッド起動要求を行う。同時に、スレッド管理手段4は、レジスタ内容一括転送手段7に対してレジスタファイル6aからレジスタファイル6bへのレジスタファイル6bへのレジスタファイル6aからレジスタファイル6bへのレジスタ内容のコピーを行う。



#### 【特許請求の範囲】

【請求項1】 論理的に複数のプログラムカウンタを有し、これらのプログラムカウンタに従った複数のスレッドの命令を同時にフェッチ、解釈、実行するスレッド実行手段と、独立した論理的なレジスタファイルとを備え、単一のスレッド中の指定された命令によって、新たなスレッド(子スレッド)の実行を開始する機能を備えたプロセッサにおいて、

子スレッド実行開始命令を実行するスレッド (親スレッド) の命令実行時点のレジスタファイルの内容を子スレ 10 ッドのレジスタファイルに継承することを特徴としたマルチスレッド実行方法。

【請求項2】 スレッド毎に複数のレジスタファイル及 びレジスタ選択手段を備えると共に、レジスタ内容転送 手段を備え、

子スレッドは、前記レジスタ選択手段によって親スレッ 、 ドのレジスタファイルを参照し、

レジスタの変更が行われる毎に、前記レジスタ内容転送 手段によって順次新スレッドのレジスタファイルに、変 更する前のレジスタ内容を転送し、

前記レジスタ選択手段の選択内容を子スレッド側のレジスタファイルに切替えることによってレジスタファイルを継承させることを特徴とした請求項1記載のマルチスレッド実行方法。

【請求項3】 親スレッドのプログラムにおける子スレッド実行開始命令とその前後に配置される他の演算命令との間で、プログラムの意味を変えない範囲内において非プログラム順序に実行することを特徴とした請求項1 記載のマルチスレッド実行方法。

【請求項4】 演算の結果とレジスタ番号を指定するタグを一時的に格納するリオーダバッファを持ち、命令をデコードした際に、そのリオーダバッファのエントリを確保し、命令をプログラムで指定された順序ではなく、必要なレジスタの値が使用可能になったものからレジスタ及びリオーダバッファの当該命令よりも前のエントリから供給することによって演算を行い、演算結果を命令デコード時に確保したリオーダバッファのエントリに格納し、そのリオーダバッファからはプログラム順序でレジスタ内容の更新を行うことによって、プログラムの順序に従わずに処理を進める非プログラム順序実行型プロセッサにおいて、

複数のプログラムカウンタを有し、これらのプログラムカウンタに従った複数のスレッドの命令を同時にフェッチ、解釈、実行するスレッド実行手段と、複数のレジスタファイルおよびリオーダバッファを設け、

親スレッドと子スレッドの両者のレジスタファイルおよびリオーダバッファからの内容出力を選択するレジスタ データセレクタ装置を設け、

子スレッド生成命令が親スレッド内でプログラム順序で 完了した時点で、親スレッドを実行しているレジスタフ 50 ァイルの内容を子スレッドを実行しているレジスタファ イルにコピーすることによって、

2

コピー前は親スレッドのレジスタファイル、リオーダバッファおよび子スレッドのリオーダバッファからレジスタ内容を選択し、コピー後は子スレッドのリオーダバッファおよびレジスタファイルからレジスタ内容を選択することによってレジスタの継承を行うことを特徴とした請求項3記載のマルチスレッド実行方法。

【請求項5】 演算の結果とレジスタ番号を指定するタ グを一時的に格納するリオーダバッファを持ち、命令を デコードした際に、そのリオーダバッファのエントリを 確保し、命令をプログラムで指定された順序ではなく、 必要なレジスタの値が使用可能になったものからレジス タ及びリオーダバッファの当該命令よりも前のエントリ から供給することによって演算を行い、演算結果を命令 デコード時に確保したリオーダバッファのエントリに格 納し、そのリオーダバッファからはプログラム順序でレジスタ内容の更新を行うことによって、プログラムの順序に従わずに処理を進める非プログラム順序実行型プロ セッサにおいて、

複数のプログラムカウンタを有し、これらのプログラムカウンタに従った複数のスレッドの命令を同時にフェッチ、解釈、実行するスレッド実行手段と、複数のレジスタファイルおよびリオーダバッファを設け、

親スレッドと子スレッドの両者のリオーダバッファ及び 子スレッドのレジスタファイルからの内容出力を選択す るレジスタデータセレクタ装置を設け、

レジスタファイルの内容のコピーを子スレッド生成が行われた時点で行うこととして、その後は親スレッドのリ30 オーダバッファから、親スレッドのレジスタファイルと子スレッドのレジスタファイルに書き込みを行い、スレッド生成命令がプログラム順序で終了する前は親スレッドのリオーダバッファ、子スレッドのレジスタファイルおよびリオーダバッファからレジスタ内容を選択し、プログラム順序で終了した後は子スレッドのリオーダバッファおよびレジスタファイルからレジスタ内容を選択することによってレジスタの継承を行うことを特徴した請求項3記載のマルチスレッド実行方法。

【請求項6】 レジスタファイルのコピーを複数回の転り 送サイクルによって行うレジスタ内容転送手段を用い、レジスタ内容の転送が済んだレジスタファイル部分から、新スレッドにおいて、参照を許可することを特徴とした請求項4または5記載のマルチスレッド実行方法。 【請求項7】 スレッド生成命令を実行した時点で、そのスレッドを実行できる資源が確保できない場合に、レジスタの内容を退避用レジスタファイルに蓄えることによって、プロセッサの許容数以上のスレッドが同時に存在し得るようにしたことを特徴とする請求項4,5また

【請求項8】 プログラムから指定する論理レジスタと

は6記載のマルチスレッド実行方法。

ハードウェアに実行される物理レジスタとの対応関係を 可変とし、この対応関係を記録、更新、検索するレジス タ写像テーブルを備え、論理レジスタに対して値の書き 込みを行おうとする毎に物理レジスタとの新しい対応関 係を生成し、対応する物理レジスタに値の書き込みが完 了した時点で読み出しを許可し、命令がプログラム順序 に完了した時点で、論理レジスタとの古い対応関係にな っていた物理レジスタを未使用状態にすることによっ て、非プログラム順序で命令を実行するプロセッサにお いて.

複数のプログラムカウンタを有し、これらのプログラム カウンタに従った複数のスレッドの命令を同時にファイ ル、解釈、実行するスレッド実行手段を設け、

前記複数のスレッド実行手段から参照できる共有の物理 レジスタファイルと、この共有の物理レジスタファイル の使用状態保持手段と、複数のレジスタ写像テーブルと を設け、

子スレッド実行開始命令を解釈した時点で、これらのレジスタ写像テーブル間で内容をコピーすることによって レジスタの継承を行い、

継承した物理レジスタを親スレッド、子スレッド両者で 対応する論理レジスタに書き込みを行った時点で、未使 用状態にすることによってレジスタの継承を行うことを 特徴とした請求項3記載のマルチスレッド実行方法。

【請求項9】 レジスタ写像テーブルの内容のコピーを 複数回の転送サイクルによって行い、

新スレッドにおいて、対応関係の転送が済んだものから 使用可能にすることを特徴とした請求項8記載のマルチ スレッド実行方法。

【請求項10】 スレッド生成命令を実行した時点で、 そのスレッドを実行できる資源が確保できない場合に、 レジスタ写像テーブルの内容を退避用レジスタ写像テー ブルに蓄えることにより、

プロセッサの許容数以上のスレッドが同時に存在し得るようにすることを特徴とした請求項8または9記載のマルチスレッド実行方法。

【請求項11】 親スレッドから子スレッドを生成する 回数を高々1回に制限し、スレッドの消滅順序を親スレ ッドを子スレッドより先にすることによって、

隣接するスレッド実行手段に限定してレジスタ内容継承を行うようにしたことを特徴とする請求項2,3,4,5,6,7,8,9または10記載のマルチスレッド実行方法。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は複数の命令を同時に 実行する高性能なマイクロプロセッサに関し、特にマル チスレッド実行方法に関する。

#### [0002]

【従来の技術】プロセッサの高速化の技術として、複数 50 add命令の結果 (r1レジスタ)を用いているので、

の演算装置を用意し、命令単位の並列性を利用して複数 の演算装置に同時に命令を発行することにより処理速度 を向上る方式が実用化されている。この方式を用いた場 合、理想的には1クロックで複数の命令を実行すること が可能である。

【0003】しかしながら、現実には命令間に依存関係が存在し、前の命令が終了しないと後ろの命令が実行できない場合が存在するため、同時に実行できる命令数は制限されてしまう。また、条件分岐命令によって、命令がスムーズに演算装置に供給できないという現象も生じる。これらのことから、演算装置を無限に増やした場合にも、実際には3~4倍の性能向上に抑えられてしまうといわれている。

【0004】このような性能向上の限界は、Monica S. Lam氏らが1992年に発表した論文 (Monica S. Lam and Robert P. Wilsn, "Limits of Control Flow on Parallelsim", IThe 19th International Symposium on Computer Architecture, IEEE Computer Society Press, 1992, pp. 46-57) に述べられている。

【 0 0 0 5 】 この限界を踏まえ、さらなる性能向上を図る手段として、

○命令単位の並列処理をさらに進めるために、非プログラム順序実行機構(out-of-order実行機構)やレジスタリネーミング機構を導入し、命令間の依存関係を少なくする。

30 〇プログラムを複数の命令流 (スレッド) に分割して、 そのスレッドレベルで並列処理を行う。などの技術が提 案されている。

【0006】最初の項目の、out-of-order 実行機構はプログラムの実行順序に従わずに実行可能に なった命令から先に実行するための機構である。このた めには、レジスタ間でデータの直接の依存関係はない が、レジスタ割り付けの際にレジスタ数不足によって生 じるような偽りの依存関係を解消する必要がある。この ような依存に対して、ソフトウェアで指定されたレジス タの名前に対し、ハードウェアによって別のレジスタの 名前に写し変えることを行うのが、レジスタリネーミン グ機構である。

【0007】例えば、以下のプログラム順序で命令が与えられているとする。

1 0	a d d	r 1 ← r 2 + r 3
1 4	s u b	$r 4 \leftarrow r 1 - r 5$
18	a d d	r 5←r 6+r 7
1 c	s u b	r 8 ← r 4 - r 5

ここで、0 x 1 4番地の s u b命令は、0 x 1 0番地の

直接のデータ依存関係があることになる。同様に0x1 c 番地のsub命令は、r5レジスタを介して0x18 番地のadd命令と依存関係がある。しかしながら、0x14番地のsub命令で読み出し参照され、0x18 番地のadd命令で書き込み参照されるr5レジスタには、データの依存関係は存在しないが、レジスタの再使用による偽りの依存関係が存在する。従って、outーofーorder実行機構を備えるだけでは、0x18 番地のadd命令は0x14番地のsub命令を追い越すことはできない。レジスタリネーミング機構は、このような場合に、0x14番地のr5と0x18番地のr5を異なったレジスタにリネーミングすることによって、out-of-order実行を可能とするものである。

【0008】このレジスタリネーミング機構は、リオーダバッファ方式とレジスタ写像テーブル方式の2種類に大別される。図30にリオーダバッファ方式の構成図を、図31にレジスタ写像テーブル方式の構成図を示す。

【0009】リオーダバッファ方式は、out-of-orderで計算された演算結果をすべてリオーダ・バッファ123と呼ばれる命令毎にエントリが確保されるバッファに一旦格納し、このリオーダ・バッファ123からプログラム順序でレジスタファイル122に書き戻しを行う。後続命令はリオーダ・バッファ123からの値をレジスタファイル122からの値に優先して用いることによって、out-of-order実行のレジスタリネーミングを実現する。

【0010】また、レジスタ写像テーブル方式は、プログラムから指定する論理レジスタ番号を物理レジスタ番号を物理レジスタ番号にレジスタ写像テーブル124によって変換して、レジスタリネーミングを行う。レジスタに書き込みが生じる度に、レジスタフリーテーブル128から指定された未使用の物理レジスタを論理レジスタに割り付ける。また、有効命令順序バッファ126によって命令がプログラム順序で終了する度に、その命令が新たに生成する前の古い写像関係にある物理レジスタを未使用状態にする。このように物理レジスタを使い回すことによって、レジスタリネーミングを実現する。

【0011】このような機構を用いた例として、リオーダパッファ方式は米Intel社のPentium-Proプロセッサ、レジスタ写像テーブル方式は米MIPSTechnology INC.社のP10000プロセッサなどの例があげられる。

【0012】しかしながら、このような機構を用いた場合にも0ut-of-order実行可能な命令の範囲は最も古い命令から $16\sim32$ 命令程度であり、実行可能な命令があまり存在しないことも多い。また、この範囲を現実的な範囲で増やした場合も実行できる命令よりも依存などによって実行できない命令が多く入ることに

なり、ハードウェア量増加分の性能向上は見込めない。 【0013】一方、二つ目の項目に示したスレッドレベルの並列処理方式は、命令単位の並列性ではなく、複数のスレッドの命令を並列に実行することにより演算装置の利用効率をあげて処理速度向上を図る方法である。この方法では、スレッド間では依存関係が少ないため前記の命令レベルの並列処理より性能向上が図りやすい。

6

【0014】このスレッドレベルの並列処理は、

○全くスレッド間に依存関係のないもの。

10 ○1スレッドの実行命令が多く、スレッド間の依存関係 が少なく、ソフトウェアによって依存を解消しても性能 上問題の少ないもの。

○1スレッドの実行命令が少なく、かつスレッド間の依存関係が多いため、ハードウェアによってスレッドレベル並列処理の実行支援が必要なもの。

に大別される。

【0015】スレッド間で依存が全くない場合や、依存が少なくスレッド粒度の大きいものでは、ハードウェアによるサポートはほとんど必要ない。このような場合のプロセッサの並列方法の実施例としては、平田氏らが1993年に発表した論文(平田 博章,木村 浩三,永峰 聡,西澤 貞次,鷲島 敬之,「多重スレッド・多重命令発行を用いる要素プロセッサ・アーキテクチャ」,情報処理学会論文誌,1993年 Vol34 No.4 pp.595-605)で提案された方法などがあげられる。この方法の実施例を図32に示す。

【0016】図32の例は、命令取得装置129,命令解読装置130,機能実行装置131,命令間の依存解析装置132,機能実行装置131をスケジュールする30命令調停装置133から構成される。命令解読装置130は命令調停装置133が命令を受け入れられる状態にあり、また、命令依存解析装置132から、命令発行可能である旨の指示を受けている場合に、命令を発行する。各々の命令解読装置130から発行された命令は、命令調停装置133によって、必要な機能実行装置131に割り当てられ、実際の実行が行われる。この命令調停装置133によって、機能実行装置131は各命令間で共有され、利用効率を向上させることが可能となる。また、命令調停装置133を機能実行装置131毎に分40散することにより、命令調停装置133の簡単化が可能である。

【0017】しかしながら、この方法では、スレッドの生成や演算データのスレッド間の伝達に対しては考慮されていない。従って、単一タスクを複数スレッドに分割し、そのタスクを高速化する場合に対処できるものではなかった。

【0018】単一タスクの処理を高速化する際には、効率的なスレッド生成とスレッド間のデータの引き渡しが不可欠である。このような、細粒度スレッドの並列処理 50 プロセッサの例として、Gurinder S. Soh

i氏らが1995年に発表した論文 (Gurinder S. Sohi, Scott E. Breach an d T. N. Vijaykumar, "Multisc alar Processor", The 22nd International Symposium o n Computer Architecture, I EEE Computer Society Pres s, 1995, pp. 414-425) があげられる。 [0019] Multiscalar Process orでは、単一のプログラムをいくつかの基本ブロック の集合である「タスク」に分割し、これを並列に実行処 理できるプロセッサで処理する。タスク間でのレジスタ 内容の引渡しは、タスク生成コンパイラによって生成さ れたtask descriptorによって指定す る。 task descriptorでは、生成される 可能性のあるレジスタを明示的に指定する。この指定を create maskと呼ぶ。また、最後にcrea te maskに指定したレジスタを更新する命令には フォワードビットを付加する。このように、Multi scalar Processorはコンパイラ解析能 20

【0020】図33は、このMultiscalar Processorの実施例である。Multisca lar Processorはシーケンサ134, プロ セッシングユニット135, 結合ネットワーク136, データバンク137から構成される。プロセッシングユ ニット135は命令キャッシュ138、実行ユニット1 39、レジスタファイル140から構成され、システム に複数存在する。また、対応してデータバンク137も 複数存在し、ARB (Address Resolut ion Buffer) 141, データキャッシュ14 2から構成される。複数のタスクの同時実行の管理はシ ーケンサ134によって行われ、各プロセッシングユニ ット135にタスクを割り付ける。レジスタの内容は t askdescriptorの指定によって、データ生 成時点でフォワードされる。

力に依存したコードによって並列実行を行う。

【0021】しかしながら、従来コードをスレッドレベ ル並列処理に変換する場合や、依存解析の難しいコード に対してはMultiscalar Processo rでは性能向上は図れない。また、コードサイズがta sk descriptorによって増加するという問 題点も生じる。また、out-of-order実行に 対応した技術でないため、既存の命令レベル並列処理に よる性能向上が行えず、従来技術に比しての性能向上が 限られていた。

#### [0022]

【発明が解決しようとする課題】従来のスレッドレベル 並列処理のスレッド生成技術では、明示的にレジスタの 内容を継承させるか、メモリを経由して継承させるた め、フォーク時に自動的にはレジスタ内容は引き継がれ 50 序に実行することを特徴とする (図8)。

なかった。この為、レジスタ依存を記述するか、メモリ に対するストア/ロードを用いて新規生成スレッドに対 してデータを引き継ぐ必要があった。従って、スレッド を生成する時には生成側にも被生成側にもスレッド生成 にともなうデータ継承のため命令を挿入する必要があっ た。

8

【0023】また、out-of-order実行型の プロセッサでは、同期命令などについてはその正当性を 保つためにin-order実行を行っているが、この 場合の性能低下は顕著であった。従って、フォーク命令 10 によってスレッドを生成し、細粒度スレッドの場合でも 処理速度向上を目指す場合には、フォーク命令前と後の 命令間でもout-of-order実行する必要があ った。

【0024】本発明の目的はこのようなスレッドレベル の並列処理を行う際に、新規生成スレッドに効率的にレ ジスタの内容を継承させることによって、プログラムの 並列性、演算器の使用効率を向上させ、細粒度のスレッ ドに対しても高性能を並列処理を可能としたマルチスレ ッド実行方法を提供することにある。

#### [0025]

【課題を解決するための手段】本発明の第1の発明は、 論理的に複数のプログラムカウンタを有し、これらのプ ログラムカウンタに従った複数のスレッドの命令を同時 にフェッチ、解釈、実行するスレッド実行手段(図2の 5 a、5 b) と、独立した論理的なレジスタファイル (図2の6 a, 6 b) とを備え、単一のスレッド中の指 定された命令によって、新たなスレッド (子スレッド) の実行を開始する機能を備えたプロセッサにおいて、子 30 スレッド実行開始命令を実行するスレッド (親スレッ ド) の命令実行時点のレジスタファイルの内容を子スレ ッドのレジスタファイルに継承することを特徴とする (図1)。

【0026】また第2の発明は、第1の発明において、 スレッド毎に複数のレジスタファイル (図4の13a, 13b) 及びレジスタ選択手段(図4の12a, 12 b)を備えると共に、レジスタ内容転送手段(図4の1 50)を備え、子スレッドは、前記レジスタ選択手段に よって親スレッドのレジスタファイルを参照し、レジス タの変更が行われる毎に、前記レジスタ内容転送手段に よって順次新スレッドのレジスタファイルに、変更する 前のレジスタ内容を転送し、前記レジスタ選択手段の選 択内容を子スレッド側のレジスタファイルに切替えるこ とによってレジスタファイルを継承させることを特徴と

【0027】また第3の発明は、第1の発明において、 親スレッドのプログラムにおける子スレッド実行開始命 令とその前後に配置される他の演算命令との間で、プロ グラムの意味を変えない範囲内において非プログラム順

10 行うことを特徴とする。

【0028】また第4の発明は、第3の発明において、 演算の結果とレジスタ番号を指定するタグを一時的に格 納するリオーダバッファを持ち、命令をデコードした際 に、そのリオーダバッファのエントリを確保し、命令を プログラムで指定された順序ではなく、必要なレジスタ の値が使用可能になったものからレジスタ及びリオーダ パッファの当該命令よりも前のエントリから供給するこ とによって演算を行い、演算結果を命令デコード時に確 保したリオーダバッファのエントリに格納し、そのリオ ーダバッファからはプログラム順序でレジスタ内容の更 新を行うことによって、プログラムの順序に従わずに処 理を進める非プログラム順序実行型プロセッサにおい て、複数のプログラムカウンタを有し、これらのプログ ラムカウンタに従った複数のスレッドの命令を同時にフ ェッチ、解釈、実行するスレッド実行手段(図9の21 a, 21b)と、複数のレジスタファイル (図9の25 a, 25b) およびリオーダバッファ (図9の24a, 24b)を設け、親スレッドと子スレッドの両者のレジ スタファイルおよびリオーダバッファからの内容出力を 選択するレジスタデータセレクタ装置(26a, 26 b) を設け、子スレッド生成命令が親スレッド内でプロ グラム順序で完了した時点で、親スレッドを実行してい るレジスタファイルの内容を子スレッドを実行している レジスタファイルにコピーすることによって、コピー前 は親スレッドのレジスタファイル、リオーダバッファお よび子スレッドのリオーダバッファからレジスタ内容を 選択し、コピー後は子スレッドのリオーダバッファおよ びレジスタファイルからレジスタ内容を選択することに よってレジスタの継承を行うことを特徴とする。

【0029】また第5の発明は、第3の発明において、 演算の結果とレジスタ番号を指定するタグを一時的に格 納するリオーダバッファを持ち、命令をデコードした際 に、そのリオーダバッファのエントリを確保し、命令を プログラムで指定された順序ではなく、必要なレジスタ の値が使用可能になったものからレジスタ及びリオーダ パッファの当該命令よりも前のエントリから供給するこ とによって演算を行い、演算結果を命令デコード時に確 保したリオーダバッファのエントリに格納し、そのリオ ーダバッファからはプログラム順序でレジスタ内容の更 新を行うことによって、プログラムの順序に従わずに処 理を進める非プログラム順序実行型プロセッサにおい て、複数のプログラムカウンタを有し、これらのプログ ラムカウンタに従った複数のスレッドの命令を同時にフ ェッチ、解釈、実行するスレッド実行手段(図15の5 Oa, 50b)と、複数のレジスタファイル(図15の 54a, 54b) およびリオーダバッファ (53a, 5 3 b) を設け、親スレッドと子スレッドの両者のリオー ダバッファ及び子スレッドのレジスタファイルからの内 容出力を選択するレジスタデータセレクタ装置 (55

を子スレッド生成が行われた時点で行うこととして、その後は親スレッドのリオーダパッファから、親スレッドのレジスタファイルと子スレッドのレジスタファイルに書き込みを行い、スレッド生成命令がプログラム順序で終了する前は親スレッドのリオーダパッファ、子スレッドのレジスタファイルおよびリオーダパッファからレジスタ内容を選択し、プログラム順序で終了した後は子スレッドのリオーダパッファおよびレジスタファイルからレジスタ内容を選択することによってレジスタの継承を

10

【0030】また第6の発明は、第4または第5の発明において、レジスタファイルのコピーを複数回の転送サイクルによって行うレジスタ内容転送手段(図17の60、61等)を用い、レジスタ内容の転送が済んだレジスタファイル部分から、新スレッドにおいて、参照を許可することを特徴とする。

【0031】また第7の発明は、第4,第5または第6の発明において、スレッド生成命令を実行した時点で、そのスレッドを実行できる資源が確保できない場合に、20レジスタの内容を退避用レジスタファイル(図19の72)に蓄えることによって、プロセッサの許容数以上のスレッドが同時に存在し得るようにしたことを特徴とする。

【0032】また第8の発明は、第3の発明において、 プログラムから指定する論理レジスタとハードウェアに 実行される物理レジスタとの対応関係を可変とし、この 対応関係を記録、更新、検索するレジスタ写像テーブル を備え、論理レジスタに対して値の書き込みを行おうと する毎に物理レジスタとの新しい対応関係を生成し、対 30 応する物理レジスタに値の書き込みが完了した時点で読 み出しを許可し、命令がプログラム順序に完了した時点 で、論理レジスタとの古い対応関係になっていた物理レ ジスタを未使用状態にすることによって、非プログラム 順序で命令を実行するプロセッサにおいて、複数のプロ グラムカウンタを有し、これらのプログラムカウンタに 従った複数のスレッドの命令を同時にファイル、解釈、 実行するスレッド実行手段(図20の73a, 73b) を設け、前記複数のスレッド実行手段から参照できる共 有の物理レジスタファイル (図20の78) と、この共 有の物理レジスタファイルの使用状態保持手段(図20 の81,82)と、複数のレジスタ写像テーブル (図2 0の76a, 76b)とを設け、子スレッド実行開始命 令を解釈した時点で、これらのレジスタ写像テーブル間 で内容をコピーすることによってレジスタの継承を行 い、継承した物理レジスタを親スレッド、子スレッド両 者で対応する論理レジスタに書き込みを行った時点で、 未使用状態にすることによってレジスタの継承を行うこ とを特徴とする。

容出力を選択するレジスタデータセレクタ装置(5.5 【0.03.3】また第9の発明は、第8の発明において、 a, 5.5.b)を設け、レジスタファイルの内容のコピー *50* レジスタ写像テーブルの内容のコピーを複数回の転送サ イクルによって行い、新スレッドにおいて、対応関係の 転送が済んだものから使用可能にすることを特徴とす る。

【0034】また第10の発明は、第8または第9の発明において、スレッド生成命令を実行した時点で、そのスレッドを実行できる資源が確保できない場合に、レジスタ写像テーブルの内容を退避用レジスタ写像テーブル(図24の98)に蓄えることにより、プロセッサの許容数以上のスレッドが同時に存在し得るようにすることを特徴とする。

【0035】また第11の発明は、第2ないし第10の発明において、親スレッドから子スレッドを生成する回数を高々1回に制限し、スレッドの消滅順序を親スレッドを子スレッドより先にすることによって、隣接するスレッド実行手段に限定してレジスタ内容継承を行うようにしたことを特徴とする。

【0036】第1の発明ではフォーク命令を行った時点で、新規生成スレッドに対してレジスタ内容が継承される。この方法を用いる場合には、レジスタに格納できる範囲内のデータ数であれば、メモリに対するストア/ロードを省くことが可能になる。

【0037】また第2の発明では、複数のレジスタファイルを選択する手段を用いて、レジスタファイルの内容の物理的なコピーを行わずに、レジスタ内容の継承を実現できる。

【0038】また第3の発明では、プログラム順序にお いて新規スレッドを生成する命令より前の命令の実行完 了を待たずに、新規スレッドを生成する。また、新規ス レッド生成命令より後続の命令がスレッド生成を行う前 に実行完了できる。そして、このときに継承させるレジ スタの内容はプログラム順序における新規スレッド実行 命令時の内容とする処理方法を採用する。このような処 理方法を実現するため、第4から第7の発明では、リオ ーダバッファを用いたout-of-order型実行 を行い、レジスタファイルの内容をコピーするタイミン グを工夫し、コピーが終了する前や、値が確定するまで は異なったレジスタファイルやリオーダバッファをアク セスするようにして、レジスタ内容を継承する。フォー ク命令がプログラム順序に従ってレジスタ内容を更新し た際に、レジスタの内容を確定させその後は新スレッド 用のレジスタを用いることによってレジスタ内容を継承 する。また、第8から第10までの発明では、ソフトウ ェアによって指定する論理レジスタを物理レジスタに写 像するためのレジスタ写像テーブルを用いたレジスタリ ネーミングを行い、このレジスタ写像テーブルを物理的 に同時に実行するスレッド数に応じて複数用意する。新 たなスレッドが生成される際には、この写像情報をコピ ーする。プロセッサに存在する物理的なレジスタはすべ てスレッドから共有され、この写像情報によって各々の スレッドが使用する。

12

【0039】以下に図面を参照して本発明をより具体的 に説明するが、以下の開示は本発明の一実施例に過ぎ ず、本発明の技術的範囲をなんら限定するものではな い。

#### [0040]

【発明の実施の形態】図1は本発明の第1の発明におけるレジスタ内容の継承方法の概念図である。図1に示すように、新スレッドを生成するスレッド(親スレッド)1がその実行フローの実行途中においてスレッド生成命10 令(フォーク命令)2を実行して新スレッド(子スレッド)3を生成すると、子スレッド3のレジスタファイルに親スレッド1がフォーク命令2を実行した時点の内容を継承させる。

【0041】図2は上記のようなレジスタ内容の継承方法を実現する2スレッド並列実行型プロセッサの実施例のプロック図である。この例のプロセッサは、スレッド管理手段4,スレッド実行手段5a,5b,レジスタファイル6a,6b,レジスタ内容一括転送手段7および共有メモリ8から構成される。

20 【0042】スレッド管理手段4は、プロセッサ全体のスレッドの実行管理を行う。また、スレッド実行手段5 a,5b,レジスタファイル6 a,6 bは同時実行可能なスレッド数と同数用意され、通常のプロセッサ同様プログラムコード中の命令を実行し、レジスタファイル6 a,6 bおよび共有メモリ8に結果を書き込みながら処理を進める。

【0043】以下、スレッド生成時の動作を時間順序を 追って説明する。図3は図2に示した実施例のプロセッ サにおけるスレッド生成時のタイミングチャートであ 30 る。図3において、(A)はプロセッサ全体のクロッ ク、(B)はスレッド実行手段#0 5 a の実行状態、

- (C) はレジスタファイル#0 6 a のアクセス状態、
- (D) はスレッド実行手段#1 5bの実行状況、
- (E) はレジスタファイル#16bのアクセス状態、
- (F) はスレッド管理手段4のアクセス状況を示す。

【0044】図3のタイミングチャートの開始時点ではスレッド実行手段#0 5aにおいてのみ処理が行われており、スレッド実行手段#1 5bは実行待ち状態である。従ってレジスタファイル#1 6bに対するアクセスは生じない。

【0045】サイクル6において、スレッド実行手段#05aはフォーク命令を実行すると、スレッド管理手段4に対してスレッド生成要求を行う。スレッド管理手段4は実行待ち状態のスレッド実行手段を検索し、新しいスレッドを実行するスレッド実行手段を決定する。図3の場合、(D)で示されるスレッド実行手段#15bが実行待ち状態であるので、ここで新しいスレッドを実行することを決定し、スレッド管理手段4はスレッド実行手段#15bに対してスレッド起動要求を行う。同50時に、スレッド実行手段4は、レジスタ内容一括転送手

段7に対してレジスタファイル#0 6 a からレジスタ ファイル#1 6 bへのレジスタ内容のコピー要求を行 う。レジスタ内容一括転送手段7は、この要求に従いレ ジスタファイル#0 6 a からレジスタファイル#1 6 bへのレジスタ内容のコピーを行う。これらの動作に よって、サイクル7からは、二つのスレッドが並列に実 行され、子スレッド3では、初期値を共有メモリ8から ロードすることによってレジスタファイル6にセットす る必要が無くなり、親スレッド1では必要なデータをレ ジスタファイル6から共有メモリ8にストアする必要が 10 なくなり、効率的な新スレッド生成が可能になる。な お、並列動作ではレジスタファイル6a、6bは独立に 参照、更新されることになる。

【0046】次に、第2の発明について説明する。図4 はその実施例の2スレッド並列実行型プロセッサのプロ ック図であり、スレッド実行手段を9a, 9bの二つ持 ち、各々のスレッド実行手段9a, 9bは、命令キャッ シュ10a, 10b, 命令デコーダ11a, 11b, レ ジスタ選択手段12a, 12b, レジスタファイル13 a, 13b, 演算ユニット14a, 14bを各々持って いる。また、共有のスレッド管理手段15とレジスタ内 容転送手段150が存在する。なお、共有メモリについ ては直接関係しないので、図4からは省いてある。

【0047】図5はレジスタ選択手段#1 12bの構 成例を示すプロック図である。レジスタ選択手段#0 12aも同等の構造であり、レジスタ選択テーブル16 に各レジスタの選択ビット17を持っている。本実施例 の場合、レジスタ選択ビット17が0の場合にはレジス タファイル#0 13 aを、1の場合にはレジスタファ イル#1 13bを選択する。

【0048】図6はレジスタファイル#0 13aの構 成例を示すプロック図であり、レジスタファイル#1 13bも同等の構造である。レジスタファイル#0 1 3 aは、各レジスタ毎にレジスタ内容メモリ18の他 に、転送終了ビット19, 更新ビット20を持つ。転送 終了ビット19は、スレッド管理手段15によって、子 スレッド生成時に初期化 (リセット) され、レジスタ内 容メモリ18の内容を他のレジスタファイル13に転送 した際にセットされる。また、更新ビット20は、スレ ッド起動時に初期化 (リセット) され、レジスタを自分 の属する演算ユニット14で更新した場合にセットされ る。

【0049】以下、スレッド生成時のレジスタ内容の継 承方法を具体例を用いて説明する。図7は、図4に示し た実施例のプロセッサのタイミングチャートである。図 7において、(A)はプロセッサ全体のクロック、

(B) は演算ユニット#0 14a (親スレッド) で実 行している命令もしくは書き込みされるレジスタ番号、 (C) は親スレッドによるレジスタファイル#O 13

内容の転送によるレジスタファイル#0 13 a に対す るレジスタ内容の読み出し、(E) はレジスタファイル #0 13 a 中の転送終了ビット19の状態、(F) は スレッド管理手段15のアクセス状況、(G)は演算ユ ニット#1 14b (子スレッド) で実行している命令 もしくは読み出し/書き込みされるレジスタ番号、

14

(H), (I) は子スレッドによるレジスタファイル1 3の読み出し、(J) はレジスタファイル#1 13b への書き込み、(K) はレジスタファイル#1 13b 中の更新ビット20の状態、(L)はレジスタ選択手段 #1 12b中のレジスタ選択ビット17の状態を示

【0050】図7のタイミングチャートの開始時点で は、スレッドはスレッド実行手段#09aのみで実行さ れている。このスレッドを親スレッドとしている。サイ クル2において、親スレッドはフォーク命令を実行す る。スレッド管理手段15は、レジスタファイル#0 13 a の転送終了ビット19と、レジスタファイル#1 13bの更新ビット20と、レジスタ選択手段#1 1 2 b 中のレジスタ選択ビット17の初期化要求を行う。 このフォーク命令の実行によってサイクル3以降はサイ クル2のフォーク命令による子スレッドがスレッド実行 手段#1 9bで実行が開始される。

【0051】サイクル3において親スレッドを実行して いるスレッド実行手段#0 9aではレジスタr1に対 する書き込みが生じる前に、スレッド実行手段#1 9 bにr1のレジスタ内容を転送するために読み出しが行 われる。これがサイクル3前半の(D)に示されてい る。この内容はスレッド実行手段#1 9 b のレジスタ 30 ファイル#1 13bに転送され(J)で示されるよう に書き込みが行われる。同時に、レジスタファイル#0 13aの転送終了ビット19と、レジスタファイル# 1 13 b の更新ビット20のレジスタ r 1 のエントリ をセットし、レジスタ選択手段#1 12b中のレジス タ選択ビット17をr1またはレジスタファイル#1 13 bから選択するようにセットする。

【0052】また、同サイクルにおいて子スレッドを実 行しているスレッド実行手段#19bではレジスタ r 7、 r 10を読み出し参照する。この読み出しはレジス タ選択手段#1 12bの内容に従ってレジスタファイ ル#0 13aから読み出す。また、同サイクルにおけ る子スレッドはr3に対して書き込みを行うが、この際 にレジスタ選択手段#1 12b中のレジスタ選択ビッ ト17のr3をレジスタファイル#1 13bから選択 するようにセットする。同時にレジスタファイル#1 13bの更新ビット20のr3エントリをセットする。 【0053】サイクル4も同様の処理が行われ、r5の 内容が転送され、レジスタファイル#0 13aの転送 終了ピット19と、レジスタファイル#1 13bの更 aに対するレジスタ内容の書き込み、(D) はレジスタ 50 新ビット20と、レジスタ選択手段#1 12b中のレ

ジスタ選択ビット17のレジスタェ5のエントリがセッ トされる。また、同サイクルにおいてレジスタ選択手段 #1 12 b 中のレジスタ選択ビット17と、レジスタ ファイル#1 13bの更新ビット20のr2エントリ をセットする。

【0054】次に、サイクル5では親スレッドを実行し ているスレッド実行手段#0 9aでは再びレジスタr 1に対する書き込みを行う命令を実行する。 しかしなが ら、レジスタファイル#0 13aの転送終了ビット1 9のr1エントリは既にセットされているので、レジス タ内容の転送は行われない。また、同サイクルにおいて 子スレッドを実行しているスレッド実行手段#1 9 b ではレジスタr3, r5を読み出し参照する。この読み 出しはレジスタ選択手段#1 12bの該当エントリは セットされているのでレジスタファイル#1 13 bか ら読み出す。

【0055】次に、サイクル6では親スレッドを実行し ているスレッド実行手段#0 9aではレジスタr2に 対する書き込みを行う命令を実行し、レジスタの内容が 転送される。しかしながら、レジスタファイル#1 1 3 bの更新ビット20のr2エントリは既にセットされ ているので、レジスタファイル#1 13bのレジスタ 内容メモリ18には書き込みは生じない。

【0056】以上の処理によって、スレッド生成のフォ ーク命令実行時にレジスタファイルの全内容を一括転送 する必要がなくなり、レジスタファイル間の転送パンド 幅を削減しつつ、レジスタ内容を子スレッドに継承する ことが可能となる。

【0057】本実施例は2スレッド並列実行型プロセッ サについて説明したが、3スレッド以上の並列処理を行 30 う際には、スレッド管理ユニットによってレジスタの転 送先を制御し、レジスタファイル間はバスなどで接続し 多対多転送をサポートするような拡張を施せば良い。ま た、レジスタ選択手段ではどのレジスタファイルを選択 するかを示すレジスタ選択ビットが複数ビットに格納さ れるが、本質的にレジスタ選択手段を用いることには相 違なく、本発明の範囲内である。

【0058】次に第3の発明について説明する。第3の 発明は、ソフトウェアによるプログラミングモデルでは 第1の発明の方法に従うが、ハードウェアによる実際の 処理は図8に示すように必ずしもプログラム順序に実行 を行わないハードウェア処理方法である。つまり、子ス レッドには図8で示されたパイプラインの実行イメージ 図において、0 x 0 0 番地、0 x 0 4 番地の命令実行に よるレジスタ内容を継承させ、0 x 0 c 番地, 0 x 1 0 番地の命令実行によるレジスタ内容は継承しない処理方 法である。第4の発明以降はこの処理方法に基づく実施 形態についての発明である。

【0059】次に第4の発明について説明する。図9は その実施例のブロック図であり、例として2スレッド並 50 1 24 b も同様の構造である。リオーダバッファ 24

列実行型プロセッサを採り上げている。図9のプロセッ サは、スレッド実行手段を#0 21aと#1 21bの 二つ持ち、各々は命令キャッシュ22a, 22b, 命令 デコーダ23a, 23b, リオーダバッファ24a, 2 4b, レジスタファイル25a, 25b, レジスタデー タセレクタ装置26a, 26b, 命令キュー27a, 2 7 b, 演算ユニット28 a, 28 bを持っている。ま た、共有のスレッド管理手段29が存在する。

16

【0060】図10は、命令キュー#0 27aの構成 10 例を示すプロック図であり、命令キュー#1 27 bも 同様の構造である。命令キュー27は、デコードした命 令について、必要なレジスタの値が確定し演算できるよ うになるまで待ち合わせる機構であり、キューエントリ 格納論理30,発行命令決定論理31,命令キューエン トリ32から構成される。

【0061】命令キューエントリ32は、命令発行に必 要な情報を蓄えておくもので、エントリ有効ビット3 3、レジスタ内容/リオーダバッファタグ格納メモリ3 4, レジスタ内容有効ビット35, 結果書き込み場所指 20 定タグ36,命令コード格納メモリ37のエントリから 構成される。エントリ有効ビット33はそのエントリに 格納されているデータが有効かどうかを示す。レジスタ 内容/リオーダバッファタグ格納メモリ34は、レジス タ内容有効ビット35の状態によって格納されている値 が異なる。もし、セットされている場合には対応する命 令の演算に必要なデータ、セットされていない場合には リオーダバッファ24が付加したタグ番号である。ま た、結果書き込み場所指定タグ36はこの命令の実行に よる結果を格納するリオーダバッファ24のタグが格納 され、命令コード格納メモリ37のエントリは、命令デ コーダ23でデコードされた命令種類のコードが格納さ れる。

【0062】キューエントリ格納論理30は、空いてい るエントリに対して必要なデータを格納する論理であ り、エントリ有効ビット33の無効なエントリのうちー つを決定し、レジスタデータセレクタ装置26,命令デ コーダ23からの情報を格納する。発行命令決定論理3 1は、レジスタ内容有効ビット35が有効になったエン トリの中から、発行する命令を決定し、演算ユニット2 8に対してその命令を発行する。

【0063】また命令キューエントリ32は、連想メモ リ形態となっており、レジスタ内容有効ビット35がセ ットされていないエントリに対して、演算ユニット28 から送られてくるタグ番号と自分の持つタグ番号を比較 して、同一の場合には、演算結果をレジスタ内容/リオ ーダパッファタグ格納メモリ34に格納し、レジスタ内 容有効ビット35をセットする。

【0064】図11は、リオーダバッファ#0 24a の構成例を示すプロック図であり、リオーダバッファ# は、プログラム順序に従わずに先行して確定したレジス タ値を保持しておき、プログラム順序に従ってレジスタ ファイル25に書き戻す機構であり、レジスタデータ供 給決定論理38、エントリシフト制御論理39,リオー ダバッファエントリ40から構成される。

【0065】リオーダバッファエントリ40は、そのエ ントリに格納されたデータが有効かどうかを示すエント リ有効ビット41, 演算ユニット28からの結果の書き 戻しの際に用いる結果書き込み指定タグ42, レジスタ スタ番号43, フォーク命令後でレジスタデータを子ス レッドに継承させる必要を示すスレッド生成ビット4 4, 演算ユニット28からの結果を格納する演算データ 格納メモリ46と格納されるとセットされる演算データ 格納メモリ有効ビット45のエントリから構成される。

【0066】リオーダバッファ24は、命令デコーダ2 3から命令を受け取ると、プログラムの命令順序に従っ てエントリが確保される。つまりエントリはプログラム 命令順に整列していることになる。また、エントリが確 保できない場合には、命令デコードが停止する。また、 フォーク命令実行後の命令を格納する際には、スレッド 生成ビット44をセットする。

【0067】また、命令デコーダ23からソースレジス タの参照番号も同時に受け取り、これとリオーダバッフ ァエントリ40中のレジスタ番号43を比較する。同じ エントリが存在すれば、その中で最も新しいエントリの 演算データ格納メモリ46か結果書き込み指定タグ42 の内容をレジスタデータセレクタ装置26に送る。演算 データ格納メモリ46の内容が送られる場合は、該当エ ントリの演算が終了しており、演算データ格納メモリ有 効ビット45がセットされている場合である。また、他 のスレッド実行手段21のレジスタデータセレクタ26 に送る場合には、スレッド生成ビット44がセットされ ていないエントリから選択する。これによって、フォー ク命令後の親スレッドのレジスタ変更データが子スレッ ドに送られることを防ぐ。これらの処理をレジスタデー タ供給決定論理38が行う。

【0068】演算結果が演算ユニット28から来た場合 には、結果書き込み指定タグ42の一致するエントリの 演算データ格納メモリ46に書き込み、演算データ格納 メモリ有効ビット45をセットする。また、演算が終わ ったものをプログラム順序に従ってレジスタファイル2 5に書き戻し、エントリシフト制御論理39によって、 先頭からエントリをシフトする。なお、シフトを行わず にリング状のパッファ管理を行うことも可能である。ま た、フォーク命令がプログラム順序で完全に終了した場 合には、すべてのエントリのスレッド生成ビット44を リセットする。

【0069】レジスタデータセレクタ装置#1 26b は、図12に示す論理によって、命令キュー#1 27 18

bに供給するデータをリオーダバッファ#1 24b, レジスタファイル#1 25b, リオーダパッファ# 0,24a,レジスタファイル#0 25aの入力デー タから選択する。レジスタデータ選択装置#0 26 a も同様の論理である。

【0070】以下、図9のプロセッサの実際の動作につ いて説明する。図9のプロセッサはスレッド生成時以外 の通常時はスレッド実行手段21a,21bでそれぞれ 独立して処理を進める。従って、レジスタデータセレク ファイル25への書き戻し場所を指定するための、レジ 10 夕装置26には、他方のスレッド実行手段21のリオー ダバッファ 24、レジスタファイル 25 からデータが供 給されることはなく、自らのスレッド実行手段21のリ オーダバッファ24、レジスタファイル25からのデー タを選択して、レジスタデータが使用可能になった命令 から実行が行われる。この点においては、リオーダバッ ファを用いてout-of-order実行を行う従来 のスーパスカラプロセッサの処理方法と相違はない。

> 【0071】フォーク時の動作モデルを図13に示す。 フォーク命令がスレッド実行手段#0 21aでデコー 20 ドされると、スレッド管理手段29によってスレッド実 行手段#1 21bで子スレッドの実行が開始される。 しかしながら、レジスタファイル#1 25 bには、親 レジスタのデータが継承されていないので、レジスタフ ァイル#0 25aとリオーダバッファ#0 24aの データをレジスタデータセレクタ装置#1 26 bで選 択して用いて演算を行うことになる。この演算の結果は リオーダバッファ#1 24bに格納される。従って、 後続命令は、レジスタファイル#0 25aとリオーダ バッファ#0 24aとリオーダバッファ#1 24b 30 のデータをレジスタデータセレクタ装置#1 26bで 選択して用いて演算を行う。

【0072】一方、親スレッド側でフォーク命令がプロ グラム順序で完全終了した時点で、レジスタファイル# 0 25 b のすべての値がフォーク命令実行時の値と確 定する。この時に、スレッド管理手段29によってレジ スタファイル#0 25 a の内容をレジスタファイル# 1 25 b にコピーする。この動作が終了すると、レジ スタファイル#1 25bには親レジスタの値が継承さ れたことになるので、レジスタファイル#1 25bと リオーダバッファ#1 24bのデータをレジスタデー タセレクタ装置#1 26 b で選択して用いて演算を行 うことになる。また、この時点で、リオーダバッファ# 1 246のレジスタファイル#1 256へのレジス タアップデート動作が可能になる。これによって、ou t-of-order実行を行うプロセッサにおいても レジスタ内容の継承が可能になる。

【0073】以上が図9に示した2スレッド並列実行型 プロセッサの実施例の説明である。

【0074】本実施例の他の構成として、命令キュー2 50 7、演算ユニット28をスレッド間で共有する手法があ げられる。図14は4スレッド並列実行2演算ユニット 型プロセッサの場合の実施例のブロック図である。図1 4では、命令キャッシュ、命令デコーダ、スレッド管理 手段等は省略しているが、この部分の実際の構成は図9 と同様である。本実施例では新たに、リオーダバッファ 24への結果振り分け装置47a、47bを用意し、演 算ユニット28からの結果を振り分けている。このた め、命令キュー49には、どの命令デコーダによってデ コードされた命令であるかを記憶するエントリの追加が 必要である。また、レジスタデータ選択装置 4 8 a, 4 8 b は、選択するレジスタ値がどの命令デコーダの命令 について取り扱っているかの情報が必要となる。また、 4スレッド構成としたので、レジスタファイル25の転 送手段が多対多転送を実現するような構成にする必要が あり、具体的にはバスなどを用いる必要がある。

【0075】次に第5の発明について説明する。図15 は、その実施例のプロック図であり、例として2スレッ ド並列実行型プロセッサを採り上げている。主たる構成 は、図9と同様である。構成上の相違点は、リオーダバ ッファ53から他のスレッド実行手段50のレジスタフ ァイル54に対してレジスタ内容更新用のパスが存在す ること、及びレジスタデータセレクタ装置55への入力 に他のスレッド実行手段50のレジスタファイル54か らの入力が存在しないことである。

【0076】フォーク時の動作モデルを図16に示す。 親スレッドでフォーク命令がスレッド実行手段#0 5 Oaでデコードされると、スレッド管理手段58によっ てスレッド実行手段#1 50bで子スレッドの実行が 開始され、同時にスレッド管理手段58によってレジス タファイル#0 54 a の内容をレジスタファイル#1 54 bにコピーする。

【0077】しかしながら、レジスタファイル#0 5 4 aでは、フォーク命令よりも前の命令によるレジスタ 更新が完全に行われておらず、更新データが親スレッド のスレッド実行手段50のリオーダバッファ#0 53 aに存在するか、まだ演算が行われていない可能性があ る。従って、レジスタデータセレクタ装置#1 55b では、子スレッドのレジスタファイル#1 546とリ オーダバッファ#053aとリオーダバッファ#1 5 3 b のデータを選択して用いて演算を行う。

【0078】一方、親スレッド側でフォーク命令がプロ グラム順序で完全終了した時点で、リオーダバッファ# 53aのデータをレジスタファイル#1 54bに 供給する必要はなくなるので、レジスタファイル#1 54 b とリオーダバッファ#1 53 b のデータをレジ スタデータセレクタ装置#1 55bで選択して用いて 演算を行うことになる。また、この時点で、リオーダバ ッファ#1 53bのレジスタファイル#1 54bへ のレジスタアップデート動作が可能になりout-of

内容の継承が実現される。

【0079】図9、図15に示したプロセッサでは、レ ジスタファイルの内容のコピーをフォーク命令の完了時 /デコード時に一度行うことを前提にしたレジスタファ イル間の転送手段を前提にしていた。しかしながら、現 実にはレジスタファイルの内容のすべてを同時にコピー するには、高バンド幅の転送手段が必要となる。

【0080】第6の発明は、このような問題に対して、 レジスタファイルの転送を複数回に分割することによっ 10 て対処するものである。図17は、第6の発明の実施例 のプロック図である。同図は、16ワードレジスタファ イル, 4ワード4回転送型レジスタ転送手段の構成例を 示しおり、送信側のレジスタファイル#0 59a、受 信側のレジスタファイル#1 59b, マルチプレクサ 60, デバイダ61, 参照許可ビット62a, 62bか ら構成される。

【0081】図18は、図17の実施例のタイミングチ ャートである。図18において、(A)から(D)は転 送中のレジスタファイルを示し、(E) はマルチプレク サ60からデバイダ61へ現在どのレジスタを転送して いるかを伝達するための情報線の内容を示し、(F)か ら(I) はレジスタファイル#1 59bの参照許可ビ ット62bの状態を示している。

【0082】レジスタファイル59のコピーが開始され ると、レジスタファイルは r O - r 3, r 4 - r 7, r 8-r11, r12-r15の4回に分割して転送され る。転送中は送信側のレジスタファイル#0 59aの 更新と、レジスタファイル#1 59bの参照は禁止さ れる。転送が終了次第順次レジスタファイル#0 59 30 aの更新とレジスタファイル#1 59bの参照が許可 される。この参照の許可は参照許可ビット62a,62 bをセットすることによって行われる。

【0083】これによって、レジスタ転送のパンド幅を 低減しながらレジスタ転送が可能になる。なお、レジス タ転送時にレジスタファイルのアクセスが禁止されるサ イクルが増加するが、順次レジスタアクセス禁止が解除 されるので、その特性に合わせたコードスケジュールを 行い、使用できないレジスタに対するアクセスを遅らせ ることにより、このレイテンシを或る程度隠蔽すること 40 が可能になる。

【0084】次に、第7の発明について説明する。図1 9はその実施例のプロック図である。基本的には、第4 の発明にかかる図9の実施例とほぼ同様であるが、退避 用レジスタファイル72が新たに設けられている。

【0085】空いているスレッド実行手段63が存在し ない時にさらにフォーク命令が実行された場合、フォー ク命令を実行したスレッド実行手段63がレジスタファ イル67の確定した時にこの退避用レジスタファイル7 2にコピーを行う。このことによって、システム管理ソ - order実行を行うプロセッサにおいてもレジスタ 50 フトウェアの介入なく、スレッド実行手段63の数を超 えるスレッド生成要求に対処する。スレッド実行手段6 3に空きができた時点で、退避用レジスタファイル72 から、空いたスレッド実行手段63のレジスタファイル 67に対してコピーを行い、退避していたスレッドの実 行を再開する。これらの管理はスレッド管理手段71に よって行われる。

【0086】次に、第8の発明について説明する。図2 0は、その実施例の一例を示す2スレッド並列実行型プ ロセッサのブロック図である。図20のプロセッサはス レッド実行手段 73 a, 73 b と共有の物理レジスタフ ァイル78, レジスタビジーテープル81, レジスタフ リーテーブル82,スレッド管理手段83から構成され

【0087】スレッド実行手段73a, 73bはそれぞ れ、命令キャッシュ74a, 74b, 命令デコーダ75 a, 75b, レジスタ写像テーブル76a, 76b, 命 令キュー77a, 77b, 演算ユニット79a, 79 b, 有効命令順序パッファ8a, 80bから構成され る。

【0088】この実施例では、レジスタをソフトウェア からアクセスする論理レジスタと、ハードウェア的にレ ジスタ内容を保持する物理レジスタを分離し、その写像 関係をレジスタ写像テーブル76に保持する。図21 は、レジスタ写像テーブル76aの詳細なブロック図で ある。レジスタ写像テーブル76bも同様の構造であ る。レジスタ写像テーブル76は、論理レジスタ数分の 物理レジスタ番号エントリを持っており、論理レジスタ 番号を物理レジスタ番号に変換する。

【0089】どのスレッド実行手段73が、どのレジス タを使用しているかという情報を管理するのが、レジス 30 タフリーテーブル82である。図22は、レジスタフリ ーテーブル82の詳細なブロック図である。レジスタフ リーテーブル82は、レジスタフリー決定論理84,フ リーレジスタ検索論理85,状態テーブル86から構成 される。

【0090】命令が命令デコーダ75によってデコード されると、読み出し参照する論理レジスタ番号と書き込 み参照する論理レジスタ番号が確定する。読み出し参照 を行う論理レジスタ番号は、直ちにレジスタ写像テープ ル76によって物理レジスタ番号に変換され、命令キュ 一に格納される。

【0091】書き込み参照する論理レジスタに対して は、新しい物理レジスタを確保して用いる。これは、o ut-of-order実行を行った際に、現在デコー ドした命令により前の命令が同じ論理レジスタを参照す る際の正当性を維持するためである。例えば、

10 a d d

 $r 1 \leftarrow r 2 + r 3$ 

s u b  $r 3 \leftarrow r 4 - r 2$ 

という命令をout-of-orderで実行する場合 には、14番地の命令を実行して、更新されたr3の値 50 【0096】さて、図20のプロセッサでは、フォーク

を10番地の命令が読み出すとプログラムの正当性が維 持できなくなる。そこで、10番地のr3と14番地の r3を異なった物理レジスタに写像することによって、 14番地の命令を実行しても実行前の r3の値を保持し ておき、10番地の実行時には前のレジスタ写像関係か ら前のr3の値を読み出し参照するということを行う。 このため、現在未使用の物理レジスタをレジスタフリー テープル82から確保し、レジスタ写像テープル16の 写像情報を新しい論理レジスター物理レジスタ対応関係 10 に更新する。

22

【0092】命令デコード時には、有効命令順序パッフ ァ80に対しても命令のプログラム順序に従って必要な 情報を記憶させる。ここでは、デコード命令によって新 しい論理レジスター物理レジスタ写像関係が生成された 場合、その命令実行前のレジスタ写像関係を併せて記憶 させる。これは、物理レジスタの開放や処理の取消時に 必要になるためである。

【0093】新たに確保した物理レジスタは実際に書き 込みが生じるまでは読み出し参照を禁止する。この書き 20 込みが生じたか否かをレジスタビジーテーブル81で管 理する。確保した物理レジスタは最初ビジー状態で読み 出し参照を禁止する。その後、書き込みが生じた後にフ リー状態に変更して読み出し参照を許可する。図23は レジスタビジーテーブル81の詳細なブロック図であ る。レジスタビジーテーブル81の管理するレジスタ数 は物理レジスタ本数に対応する。

【0094】物理レジスタはプログラム順序で命令を完 全に終了させる際に開放を行う。例えば、

10 a d d  $r 1 \leftarrow r 2 + r 3$ 

s u b  $r 3 \leftarrow r 4 - r 2$ 1 4

の例の場合、14番地の命令が終了時に10番地までに 用いていた r 3 に対応する物理レジスタを開放する。1 4番地で確保した r 3 の物理レジスタを開放するのは、 その後のr3を更新する命令がプログラム順序で完全終 了する際である。但し、この開放は子スレッドにレジス タ内容が継承されていない場合である。子スレッドに継 承されている場合、親スレッド、子スレッド両者が開放 された時に完全に開放されたことになる。つまり、状態 テーブル86のすべてのエントリがリセットされた場合 40 に、当該レジスタは空き状態になる。

【0095】以下、図20のプロセッサの実際の動作に ついて説明する。図20のプロセッサは、スレッド生成 と終了時以外はスレッド実行手段73で独立して処理を 進める。物理レジスタファイル78、レジスタビジーテ ーブル81、レジスタフリーテーブル82は共有である が、スレッド毎に異なった要求を同時に処理するだけで ある。従って、この点においては、レジスタ写像テーブ ル76を用いてレジスタリネーミングを行う従来のスー パスカラプロセッサの処理方法と何ら相違はない。

命令をデコードすると、レジスタ写像テーブル76の内容を他の空いているスレッド実行手段73のレジスタ写像テーブル76にコピーする。同時にレジスタフリーテーブル82に対してもコピーを行う。この情報を受けたレジスタフリーテーブル82は、子スレッドのスレセド実行手段における状態テーブル76はデコード時にプログラム順序に従って内容が変更されるので、フォーの令デコード時に、正しい写像情報を保持している。で、子スレッドからも親スレッド同様に通常の物理レジスタファイル78の参照が可能である。また、スタファイル78の参照が可能である。また、スタファイル78の参照が可能である。また、スタファイル78の参照が可能である。スレッド終了時には、レジスターマッピングするので、各々のスレッド型立フリーテーブル82の当該スレッド実行手段73の状態テーブル86をクリアする。

【0097】このように本実施例では写像関係をコピーすることによって、out-of-orderにおけるレジスタ内容の継承を実現する。本実施例では、第4から第7までの発明に比して、コピーする情報量が少ない。また、親スレッド側でフォーク命令がプログラム順序で終了するまでの特別な制御が不要であるという特徴がある。

【0098】次に、第9の発明について説明する。この発明は第6の発明とほぼ同様の思想であるが、第8の発明に準じ、レジスタファイルの内容転送の代わりにレジスタ写像テーブルの内容を複数回に分割して実現するものである。

【0099】これによって、レジスタ転送のバンド幅を一層低減しながらレジスタ内容の継承が可能になる。なお、レジスタ写像テーブル転送時にレジスタファイルのアクセスが禁止されるサイクルが増加するが、順次レジスタアクセス禁止が解除されるので、その特性に合わせたコードスケジューリングを行い、使用できないレジスタに対するアクセスを遅らせることにより、第6の発明同様、このレイテンシをある程度隠蔽することが可能になる。

【0100】次に、第10の発明について説明する。図24は、この発明の実施例を示す2スレッド並列実行型プロセッサのブロック図である。本発明は、基本的には第8の発明にかかる図20の実施例とほぼ同様であるが、退避用レジスタ写像テーブル98を新たに設け、レジスタフリーテーブル96に対して、退避用レジスタ状態テーブルを付加する。

【0101】空いているスレッド実行手段87が存在しない時にさらにフォーク命令が実行された場合、フォーク命令を実行したプロセッサのフォーク命令デコード時にレジスタ写像テーブル90の内容を退避用レジスタ写像テーブル98にコピーする。このことによって、システム管理ソフトウェアの介入なく、スレッド実行手段8

24

7の数を超えるスレッド生成要求に対処する。スレッド 実行手段87に空きができた時点で、退避用レジスタ写像テーブル98から、空いたスレッド実行手段87のレジスタ写像テーブル90に対してコピーを行い、退避していたスレッドの実行を再開する。これらの管理はスレッド管理手段97によって行われる。

トする。レジスタ写像テーブル76はデコード時にプログラム順序に従って内容が変更されるので、フォーク命令デコード時に、正しい写像情報を保持している。従って、子スレッドからも親スレッド同様に通常の物理レジスタファイル78の参照が可能である。また、スレッド生成後は同一論理レジスタへの書き込みを行った物理レジスタへマッピングするので、各々のスレッドで独立した処理が可能である。スレッド終了時には、レジスタフ

【0103】図25に示すように、フォークによって生成される子スレッドの生成先は隣接するスレッド実行手段に限定できる。すなわち、スレッド実行手段#0からは必ずスレッド実行手段#1に対してフォークを行い、スレッド実行手段#1からはスレッド実行手段#2へ、20 スレッド実行手段#2からはスレッド実行手段#3へ、スレッド実行手段#3からはスレッド実行手段#0へというようにスレッドはリング状にスレッド実行手段に展開される。従って、第4から第10の発明におけるレジスタファイルもしくはレジスタ写像テーブルの内容転送手段を多対多構造からリング状の転送手段に簡単化することが可能となる。

【0104】図26は図14の実施例に図25の技術を 適用した場合のレジスタファイル回りのブロック図であ る。図26においてレジスタファイル99は、リング状 30 レジスタファイル転送手段103によって結合してい る。従って、物理的なレジスタファイル99の位置を工 夫することによって、より効率的なハードウェア実装が 可能となる。

【0105】次に、本発明のその他の実施の形態について説明する。一つの他の実施の形態としては、第8の発明に対して、第11の発明で用いた子スレッド生成1回限定の特徴を追加し、フォーク時に物理レジスタ継承情報をレジスタフリーテーブルに伝達することなく、論理レジスター物理レジスタのリネーミングを実現しつつ、40 子スレッドへのレジスタ内容継承を実現するものがある。図27にこの実施の形態の実施例として2スレッド並列実行型のプロセッサの構成例を、図28にレジスタフリーテーブル113の詳細図を示す。図27のプロセッサは、基本的には図20のプロセッサと同一構造のが、レジスタ写像テーブル107からレジスタフリーテーブル113へ、フォーク時に物理レジスタの継承を伝える手段が省略されている。

【0106】また、レジスタフリーテーブル113は、 図28に示すように、状態テーブル117の各スレッド 50 実行手段104のエントリが2ビットに拡張されてい

る。このピットの意味を表1に示す。

【表1】

### [0107]

ピット	オーナー権	意味
00	×	当款スレッド実行手段はこの物理レジスタを確保していない
01	0	当該スレッド実行手段はこの物理レジスタをフォーク後に確保した
10	×	当該スレッド実行手段はこの物理レジスタをオーナー権なしでフリーした
11	0	当該スレッド実行手段はこの物理レジスタをフォーク前に確保した

【0108】レジスタ確保時には、既にフォークを行っ 10 たスレッドかフォークを行っていないスレッドかで状態 テーブル117にセットされる値は異なる。従って、フ オーク前か後かの情報をスレッド管理手段114から得 る必要がある。また、表1中のオーナ権はレジスタを確 保したスレッド実行手段104の状態テーブル117に 付与されるものであるが、その後のレジスタ継承によっ て、子スレッド以下に委譲される場合もある。各スレッ ド実行手段104の状態テーブル117がすべて00の 場合、対応するエントリの物理レジスタは未使用状態で ある。

【0109】以下、レジスタ開放論理について説明す る。この論理はレジスタフリー決定論理115によって 決定する。この論理の説明では、Nスレッド同時実行プ ロセッサモデルとしている。これは、2スレッド同時実 行モデルでは、論理が簡単化されてしまうためである。 またスレッドは、親スレッド→子スレッド→孫スレッド という順に生成されたものとする。ここで、子スレッド において命令プログラム順序終了時のレジスタ開放時の 論理を表2に示す。

26

[0110]

#### 20 【表2】

レジスタ 確保時	1 * * *	逐		レジスタ 開放時		多運和		コメント
フォーク前	00	11	00	フォーク前	00	00	<b>0</b> 0	レジスタ完全開放
フォーク後	00	01	00	フォーク後	00	00	00	レジスタ完全開放
フォーク前	∞	11	00	フォーク後	00	<b>0</b> 0	11	オーナー権孫スレッドへ委譲
フォーク前	∞	11	10	フォーク後 発開放後	00	00	00	レジスタ完全開放
網階保	11	00	00	フォーク前	11	10	00	子スレッド先行開放
親確保	11	00	00	フォーク後 孫開放前	11	00	11	子スレッド先行開放/孫2重オーナ権
親確保	11	00	10	フォーク後 孫開放後	8	00	00	レジスタ完全開放

【0111】この表2から明らかなように、孫スレッド へのレジスタ継承が行われている際には、親フィール ド, 子フィールド, 孫フィールドの3種類のフィールド 値と開放しようとしているスレッドのフォーク状態によ って状態遷移が決定される。これ以外の状態遷移は通常 ではあり得ずエラーとなる。

【0112】この論理を用いることによって、フォーク 命令実行時にレジスタフリーテープル113は多数の状 態テーブル117の内容を変更することなく、レジスタ の継承/開放が可能になる。

【0113】さらに他の実施の形態では、図29に示し たように、レジスタ使用中ビット121を付加する。こ のレジスタ使用中ビットは、物理レジスタを確保する際 に、フリーレジスタ検索論理119によって未使用のも のを見つけ、使用中にセットする。このことによって状 態テーブル120のすべてのエントリが00もしくは未 使用であるという状態のレジスタを検索する論理が簡単 化される。レジスタ使用中ビット121を使用中状態か 50

ら、未使用状態にセットするのは、レジスタフリー決定 論理118が、状態テーブル120の内容を書き換える 際に同時に行う。

#### [0114]

【発明の効果】以上説明したように、本発明によれば、 スレッドを並列に処理する際に、親スレッドから子スレ ッドに対して共有メモリを介さずにレジスタ内容の継承 40 が可能になり、スレッド生成時のオーバヘッドを減らす ことができる。また、このレジスタ内容の継承をout -of-order実行を行うプロセッサに対しても、 フォーク命令前後間においても実現したため、スレッド 生成にともなうオーバヘッドを減らすことが可能にな り、粒度の細かいスレッドに対してもスレッドレベル並 列処理による処理速度の向上が実現できる。

#### 【図面の簡単な説明】

【図1】第1の発明におけるレジスタ内容の継承方法の 概念図である。

【図2】第1の発明におけるレジスタ内容の継承方法を

実現する2スレッド並列実行型プロセッサの実施例のプ ロック図である。

【図3】図2に示した実施例のプロセッサにおけるスレ ッド生成時のタイミングチャートである。

【図4】第2の発明を適用した2スレッド並列実行型プ ロセッサの実施例のブロック図である。

【図5】レジスタ選択手段#1 12bの構成例を示す ブロック図である。

【図6】レジスタファイル#0 13aの構成例を示す ブロック図である。

【図7】図4に示した実施例のプロセッサのタイミング チャートである。

【図8】第3の発明の動作説明図である。

【図9】第4の発明を適用した2スレッド並列実行型プ ロセッサの実施例のブロック図である。

【図10】命令キュー#0 27aの構成例を示すプロ ック図である。

【図11】リオーダバッファ#0 24aの構成例を示 すプロック図である。

【図12】レジスタデータセレクタ装置#1 26bの 20 7…レジスタ内容一括転送手段 処理の論理を示すフローである。

【図13】図9のプロセッサにおけるフォーク時の動作 モデルを示す図である。

【図14】第4の発明を適用した4スレッド並列実行2 演算ユニット型プロセッサの実施例のブロック図であ

【図15】第5の発明を適用した2スレッド並列実行型 プロセッサの実施例のプロック図である。

【図16】図15のプロセッサにおけるフォーク時の動 作モデルを示す図である。

【図17】第6の発明の実施例のブロック図である。

【図18】図17の実施例のタイミングチャートであ る。

【図19】第7の発明の実施例のブロック図である。

【図20】第8の発明を適用した2スレッド並列実行型 プロセッサの実施例のプロック図である。

【図21】レジスタ写像テーブル76aの詳細なブロッ ク図である。

【図22】レジスタフリーテーブル82の詳細なブロッ ク図である。

【図23】レジスタビジーテーブル81の詳細なブロッ ク図である。

【図24】第10の発明を適用した2スレッド並列実行 型プロセッサの実施例のブロック図である。

【図25】第11の発明の実施例のモデルを示す図であ

【図26】図14の実施例に図25の技術を適用した場 合のレジスタファイル回りのブロック図である。

【図27】本発明の他の実施の形態の実施例である2ス レッド並列実行型のプロセッサのプロック図である。

28 【図28】レジスタフリーテーブル113の詳細図であ

【図29】本発明の他の実施の形態におけるレジスタフ リーテーブルの詳細図である。

【図30】従来のリオーダバッファ方式によるレジスタ リネーミング機構の構成を示すブロック図である。

【図31】従来のレジスタ写像テーブル方式によるレジ スタリネーミング機構の構成を示すプロック図である。

【図32】従来のマルチスレッド型のプロセッサの構成 10 を示すプロック図である。

【図33】Multiscalar Processo rの構成を示すプロック図である。

【符号の説明】

1…親スレッド (新スレッドを生成するスレッド)

2…スレッド生成命令 (フォーク命令)

3…子スレッド (新スレッド)

4…スレッド管理手段

5 a, 5 b … スレッド実行手段

6a, 6b…レジスタファイル

8…共有メモリ

9 a, 9 b … スレッド実行手段

10a, 10b…命令キャッシュ

11a, 11b…命令デコーダ

12a, 12b…レジスタ選択手段

13a, 13b…レジスタファイル

14a, 14b…演算ユニット

15…スレッド管理手段

16…レジスタ選択テーブル

30 17…レジスタ選択ビット

18…レジスタ内容メモリ

19…転送終了ビット

20…更新ビット

21 a, 21 b … スレッド実行手段

22a, 22b…命令キャッシュ

23 a, 23 b …命令デコーダ

24 a, 24 b … リオーダバッファ

25a, 25b…レジスタファイル

26 a, 26 b … レジスタデータセレクタ装置

40 27a, 27b…命令キュー

28a, 28b…演算ユニット

29…スレッド管理手段

30…キューエントリ格納論理

3 1 …発行命令決定論理

32…命令キューエントリ

33…エントリ有効ビット

34…レジスタ内容/リオーダパッファタグ格納メモリ

35…レジスタ内容有効ビット

36…結果書き込み場所指定タグ

50 37…命令コード格納メモリ

- 38…レジスタデータ供給決定論理
- 39…エントリシフト制御論理
- 40…リオーダバッファエントリ
- 41…エントリ有効ビット
- 4 2…結果書き込み指定タグ
- 43…レジスタ番号
- 44…スレッド生成ビット
- 45…演算データ格納メモリ有効ビット
- 46…演算データ格納メモリ
- 47a, 47b…結果振り分け装置
- 48a, 48b…レジスタデータ選択装置
- 49a, 49b…命令キュー
- 50a, 50b…スレッド実行手段
- 51a, 51b…命令キャッシュ
- 52a、52b…命令デコーダ
- 53a, 53b…リオーダバッファ
- 54a, 54b…レジスタファイル
- 55a, 55b…レジスタデータセレクタ装置
- 56a, 56b…命令キュー
- 57a, 57b…演算ユニット
- 58…スレッド管理手段
- 59a, 59b … レジスタファイル
- 60…マルチプレクサ
- 61…デバイダ
- 62a、62b…参照許可ビット
- 63 a, 63 b … スレッド実行手段
- 64a,64b…命令キャッシュ
- 65a,65b…命令デコーダ
- 66a, 66b…リオーダバッファ
- 67a,67b…レジスタファイル
- 68a, 68b…レジスタデータセレクタ装置
- 69a, 69b…命令キュー
- 70a, 70b…演算ユニット
- 71…スレッド管理手段
- 72…退避用レジスタファイル
- 73 a, 73 b … スレッド実行手段
- 74a, 74b…命令キャッシュ
- 75a, 75b…命令デコーダ
- 76 a, 76 b … レジスタ写像テーブル
- 77a, 77b…命令キュー
- 78…物理レジスタファイル
- 79a, 79b…演算ユニット
- 80a, 80b…有効命令順序パッファ
- 81…レジスタビジーテーブル
- 82…レジスタフリーテーブル
- 83…スレッド管理手段
- 84…レジスタフリー決定論理
- 85…フリーレジスタ検索論理
- 86…状態テーブル
- 87a, 87b…スレッド実行手段

- 88a, 88b…命令キャッシュ
- 89a, 89b…命令デコーダ
- 90a, 90b…レジスタ写像テーブル
- 91a、91b…命令キュー
- 92…物理レジスタファイル
- 93a、93b…演算ユニット
- 94a、94b…有効命令順序パッファ
- 95…レジスタビジーテーブル
- 96…レジスタフリーテーブル
- 10 97…スレッド管理手段
  - 98…退避用レジスタ写像テーブル
  - 99a, 99b, 99c, 99d … レジスタファイル
  - 100a, 100b…結果振り分け装置
  - 101a, 101b…レジスタデータ選択装置
  - 102a, 102b, 102c, 102d…リオーダバ ッファ
  - 103…リング状レジスタファイル転送手段
  - 104a, 104b…スレッド実行手段
  - 105a, 105b…命令キャッシュ
- 20 106a, 106b…命令デコーダ
  - 107a, 107b…レジスタ写像テーブル
  - 108a, 108b…命令キュー
  - 109…物理レジスタファイル
  - 110a, 110b…演算ユニット
  - 111a, 111b…有効命令順序バッファ
  - 112…レジスタビジーテーブル
  - 113…レジスタフリーテーブル
  - 114…スレッド管理手段
  - 115…レジスタフリー決定論理
- 30 116…フリーレジスタ検索論理
  - 117…状態テーブル
  - 118…レジスタフリー決定論理
  - 119…フリーレジスタ検索論理
  - 120…状態テーブル
  - 121…レジスタ使用中ビット
  - 122…レジスタファイル
  - 123…リオーダ・バッファ
  - 124…レジスタ写像テーブル
  - 125…レジスタファイル
- 40 126…有効命令順序パッファ
  - 127…レジスタビジーテーブル
  - 128…レジスタフリーテーブル
  - 129…命令取得装置
  - 130…命令解読装置
  - 131…機能実行装置
  - 132…命令依存解析装置
  - 133…命令調停装置
  - 134…シーケンサ
  - 135…プロセッシングユニット
- 50 136…結合ネットワーク

141 ··· ARB (Address Resolutio

32

n Buffer)

142…データキャッシュ

150…レジスタ内容転送手段


【図1】

137…データバンク

139…実行ユニット

138…命令キャッシュ


140…レジスタファイル




## 【図8】




【図2】




[図3]




【図4】




【図18】




【図5】




【図6】




【図7】




【図17】




【図9】




【図11】




【図10】




【図30】




【図12】




【図13】




【図14】




【図16】




[図15]




【図20】




【図19】




【図22】




【図21】




【図23】




[図24]




【図28】




【図25】




【図31】



【図26】




【図27】




, a + 3r

【図29】



【図32】



【図33】

